
# CA LAB SESSION 2

## Bardia Ardakanian 9831072

## Ali Asad 9831004

برای نوشتن یک Priority Encoder ، ابتدا موجودیت Encoder را تعریف می‌کنیم و سپس پورت های ورودی خروجی را تعریف می‌کنیم، در نهایت در ساختمان رفتاری Encoder را تعریف می‌کنیم.

جدول درستی Priority Encoder به شکل زیر است:



این Encoder را در زبان vhdl به صورت زیر است:

library IEEE;

use IEEE.STD\_LOGIC\_1164.all;

*--------------------------------------------------*

*-- takes a 4 bit wire and proccess it*

*-- 4 to 2 bit encoder truth table is as below*

*--*

*--  INPUT     |     OUTPUT    |     VALID*

*--       0000           XX          0*

*--       1XXX           11          1*

*--       01XX           10              1*

*--       001X           01          1*

*--       0001           00          1*

*--       ZZZZ           ZZ          0*

*--*

*--------------------------------------------------*

entity Encoder is

    port(

        input : in STD\_LOGIC\_VECTOR(3 downto 0);

        output : out STD\_LOGIC\_VECTOR(2 downto 0)

    );

end Encoder;

architecture behave of Encoder is

begin

process(input)

begin

    if    (input(3) = '1') then output <= "111";

    elsif (input(2) = '1') then output <= "101";

    elsif (input(1) = '1') then output <= "011";

    elsif (input(0) = '1') then output <= "001";

    else                        output <= "000";

    end if;

end process;

end behave;

برای نوشتن Test bench ، ابتدا موجودیت Encoder\_tb را تعریف می‌کنیم و سپس component

Encoder را به پورت های مربوطه وصل می‌کنیم.

در مرحله بعدی به تعداد ورودی و خروجی، سیگنال تعریف کرده و هر یک از ورودی و

خروجی ها را به آن map می‌کنیم.

نهایتاً سیگنال ها را در تناوب های مختلف مقدار‌دهی می‌کنیم.

کد تست بنچ encoder اولویت دار :

library ieee;

use ieee.std\_logic\_1164.all;

*------------------------------------------------------*

*-- Test-bench for priority 4 to 2 encoder*

*------------------------------------------------------*

entity Encoder\_tb is

end entity Encoder\_tb;

architecture test of Encoder\_tb is

component Encoder

    port(

        input : in STD\_LOGIC\_VECTOR(3 downto 0);

        output : out STD\_LOGIC\_VECTOR(2 downto 0)

     );

end component;

signal input\_sig : STD\_LOGIC\_VECTOR(3 downto 0);

signal output\_sig: STD\_LOGIC\_VECTOR(2 downto 0);

begin

enc:Encoder port map(input => input\_sig, output => output\_sig);

input\_sig <= "0000",

 "0001" after 100 ns,

 "0010" after 200 ns,

 "0011" after 300 ns,

 "0100" after 400 ns,

 "0101" after 500 ns,

 "0110" after 600 ns,

 "0111" after 700 ns,

 "1000" after 800 ns,

 "1001" after 900 ns,

 "1010" after 1000 ns,

 "1011" after 1100 ns,

 "1100" after 1200 ns,

 "1101" after 1300 ns,

 "1110" after 1400 ns,

 "1111" after 1500 ns;

end test;



*شکل 1‌: خروجی شبیه سازی Encoder اولویت دار*